【DDR系列】從基礎(chǔ)理論、布局布線以及后期的測試及調(diào)試【轉(zhuǎn)發(fā)】

2018-04-10  by:CAE仿真在線  來源:互聯(lián)網(wǎng)

DDR相關(guān)的文章一直是備受大家喜歡,大概跟大家的工作相關(guān)度較高吧。接下來的合輯就是DDR系列了,通過合輯可以讓大家系統(tǒng)的學(xué)習(xí)DDR相關(guān)的基礎(chǔ)知識和設(shè)計及仿真技巧。

01

DDR系列之開篇

本系列共分四大部分,分別是基礎(chǔ)理論介紹,布局布線規(guī)劃介紹,設(shè)計及仿真分析以及后期的測試及調(diào)試上的一些案例介紹。這個是目前的一個規(guī)劃,其中基礎(chǔ)理論的一些介紹網(wǎng)上的資料也一大把,所以我們只是簡單的一些介紹,期間會根據(jù)大家的意見和反饋再添加一些機(jī)動內(nèi)容,側(cè)重點還是在具體的工程實踐上,如怎么設(shè)計和仿真,遇到問題了怎么去解決,夠接地氣了吧!

02

DDR的前世與今生(一)

DDR SDRAM全稱為Double Data Rate SDRAM,中文名為“雙倍數(shù)據(jù)率SDRAM”。DDR是在原有的SDRAM的基礎(chǔ)上改進(jìn)而來,嚴(yán)格的說DDR應(yīng)該叫DDR SDRAM,人們習(xí)慣稱為DDR。說到這里,很多人可能會問SDRAM、DRAM、SRAM或者RAM、ROM到底是什么鬼,怎么區(qū)別的?小編還是來簡單普及下關(guān)于存儲的基礎(chǔ)知識吧。

03

DDR的前世與今生(二)

SDRAM是比較久遠(yuǎn)的事情了,但我們一說到它肯定不會和DDR混淆,我們通常理解的SDRAM其實是SDR SDRAM,為SDRAM的第一代,而DDR1則為第二代,乃至到我們現(xiàn)在使用的DDR4,其實為第五代SDRAM,在此需要澄清一下。以示區(qū)別,后續(xù)文章里面用SDR來特指SDR SDRAM,而DDR就特指DDR SDRAM了。

04

DDRx的關(guān)鍵技術(shù)介紹(上)

差分時鐘是DDR的一個重要且必要的設(shè)計,但大家對CK#(CKN)的作用認(rèn)識很少,很多人理解為第二個觸發(fā)時鐘,其實它的真實作用是起到觸發(fā)時鐘校準(zhǔn)的作用。由于數(shù)據(jù)是在CK的上下沿觸發(fā),造成傳輸周期縮短了一半,因此必須要保證傳輸周期的穩(wěn)定以確保數(shù)據(jù)的正確傳輸,這就要求CK的上下沿間距要有精確的控制。

05

DDRx的關(guān)鍵技術(shù)介紹(下)

Write leveling功能和Fly_by拓?fù)涿懿豢煞?。Fly_by拓?fù)渲饕獞?yīng)用于時鐘、地址、命令和控制信號,該拓?fù)淇梢杂行У臏p少stub的數(shù)量和他們的長度,但是卻會導(dǎo)致時鐘和Strobe信號在每個芯片上的飛行時間偏移,這使得控制器(FPGA或者CPU)很難保持tDQSS、tDSS 和tDSH這些參數(shù)滿足時序規(guī)格。

06

走進(jìn)JEDEC,解讀DDR(上)

通常,DDR設(shè)計完成之后 ,對信號質(zhì)量并沒有一個完全確定的概念,需要我們通過仿真和測試的手段去判斷和驗證。而此時,往往我們拿到的就是一個波形,測試波形或者仿真波形,該如何去判斷其信號質(zhì)量,參照的標(biāo)準(zhǔn)又是怎樣的,就是我們需要去考慮的重點。

07

走進(jìn)JEDEC,解讀DDR(下)

首先,我們計算建立時間的margin的時候,都是由UI/2-建立時間,實際上此時的建立時間是tIS(total setup time)= tIS(base)+derating, derating是對建立保持時間基準(zhǔn)值的修正。對于tIS的定義,為什么會需要用到derating這個參數(shù)呢,這實際和規(guī)范中tIS(base)的定義方式相關(guān)。

相關(guān)標(biāo)簽搜索：【DDR系列】從基礎(chǔ)理論、布局布線以及后期的測試及調(diào)試【轉(zhuǎn)發(fā)】 HFSS電磁分析培訓(xùn) HFSS培訓(xùn)課程 HFSS技術(shù)教程 HFSS無線電仿真 HFSS電磁場仿真 HFSS學(xué)習(xí) HFSS視頻教程 天線基礎(chǔ)知識 HFSS代做 天線代做 Fluent、CFX流體分析 HFSS電磁分析